帮酷LOGO
  • 显示原文与译文双语对照的内容
文章标签:CAD  FLOW  Source  Verilog  开源  Research  FPGA  
Verilog to Routing -- Open Source CAD Flow for FPGA Research

  • 源代码名称:vtr-verilog-to-routing
  • 源代码网址:http://www.github.com/verilog-to-routing/vtr-verilog-to-routing
  • vtr-verilog-to-routing源代码文档
  • vtr-verilog-to-routing源代码下载
  • Git URL:
    git://www.github.com/verilog-to-routing/vtr-verilog-to-routing.git
  • Git Clone代码到本地:
    git clone http://www.github.com/verilog-to-routing/vtr-verilog-to-routing
  • Subversion代码到本地:
    $ svn co --depth empty http://www.github.com/verilog-to-routing/vtr-verilog-to-routing
    Checked out revision 1.
    $ cd repo
    $ svn up trunk
  • 简介

    ibm项目是一个全球合作,为进行FPGA架构和CAD研究开发提供开放源代码框架。 设计流程作为一个数字电路的Verilog描述,并对目标FPGA体系结构进行了描述。 然后 perfoms:

    • 精化&合成( ODIN II )
    • 逻辑优化&技术映射( ABC )
    • 封装。放置。路由&时序分析( VPR )

    生成FPGA速度和面积结果的步骤。 录像机还包括一套已知的基准设计,可以与设计流程一起工作。

    文档

    录制完整的录像机文档,包括教程,录像机设计流程说明和工具选项。

    另外,请查看我们的附加支持资源。

    许可证

    通常大多数代码都是在MIT许可以证下,除了在它的自己的( 许可) 术语下分发的ABC 。 有关详细信息,请参阅完整许可证插件。

    下载

    你应该下载最新官方录像机release的用户,该版本已经经过了全面的回归测试。

    :如何引用

    以下论文可以作为录像机的通用引文:

    J 。Luu 。J 。Goeders 。 Wainberg,Somerville,T,K 。 Nasartschuk,M 。Nasr,S 。Wang 。 ,N,K,B 。 肯特,J,J 。Rose和V 。 Betz"vtr: 新一代fpga的体系结构和CAD系统,"TRETS 。 7,2,2014年06月 。 6: 1 - 6: 。

    Bibtex:

    @article{vtr2014,
     title={{VTR 7.0: Next Generation Architecture and CAD System for FPGAs}},
     author={Luu, Jason and Goeders, Jeff and Wainberg, Michael and Somerville, Andrew and Yu, Thien and Nasartschuk, Konstantin and Nasr, Miad and Wang, Sen and Liu, Tim and Ahmed, Norrudin and Kent, Kenneth B. and Anderson, Jason and Rose, Jonathan and Betz, Vaughn},
     journal = {ACM Trans. Reconfigurable Technol. Syst.},
     month={June},
     volume={7},
     number={2},
     pages={6:1--6:30},
     year={2014}
    }
    建筑

    在unix上,像系统从 root 录像机目录运行 make

    有关详细信息,请参见构建指令

    Docker

    我们提供一个Dockerfile来设置所有需要的录像机包。 有关更多详细信息,请参见这里的

    电子邮件列表

    如果你有问题,或者想与录像机保持同步,请考虑加入我们的邮件列表:

    录像机宣布: 录像机发布公告( 低流量)

    录像机用户: 关于使用录像机的讨论

    录像机开发:录像机开发探讨

    录像机提交: 录像机修订版控制提交

    插件开发

    这是Verilog-to-Routing项目的开发主干。 我们创建的精美打包版本不同,你使用的代码处于恒定的流量状态。 你应该期望工具并不总是稳定的,而且需要更多的工作才能让流程运行。

    对于新开发人员,请按以下步骤操作:。 一旦你 ramp,你就会回到这里。

    录像机开发遵循经典的集中式存储库( svn像) 工作流。 '母版'分支应该是当前最稳定的项目版本。 开发人员在开发开始时签出代码的本地副本,然后进行定期更新( 比如 。 git pull --rebase ) 与GitHub主机保持同步。 当开发人员有一个测试,工作更改回到主干后,他/她执行一个 git push 操作。 不稳定代码应保留在开发人员副本的本地。

    我们使用iframe对主干进行自动化测试,以验证结果( QoR )的功能和质量。

    重要: 必须在最高优先级上修复broken的构建。 如果提交中断了任何自动回归测试,你就中断了构建。

    有关更多信息,请参见开发人员自述文件。

    对录像机的贡献

    如果你想贡献录像机,请参阅我们的贡献指南。

    贡献者

    好的,请把这 up-to-date 。

    教授:Kenneth Kent,沃恩 Betz,乔纳森 Rose,Jason Anderson,Peter Jamieson

    研究助手:Aaron Graham

    Graduate,Jason,Luu Chiasson,Panagiotis,,,,。

    作者:Summer,Densmore,philippe,Legault,,,,,,。

    公司:美国德州仪器公司



    文章标签:Source  开源  FLOW  Research  CAD  FPGA  Verilog  

    Copyright © 2011 HelpLib All rights reserved.    知识分享协议 京ICP备05059198号-3  |  如果智培  |  酷兔英语